亚洲日韩AV中文无码专区_97人妻在线视频观看_丰满无码10p_午夜性色福利 在线视频

好獵頭網(wǎng)-中高級(jí)人才獵頭網(wǎng)站！服務(wù)熱線：400-1801-668 好獵頭   |   登錄 注冊(cè)
首頁   >  

人才求職

 關(guān)鍵詞
所屬行業(yè)
請(qǐng)選擇所屬行業(yè)
職位類別
請(qǐng)選擇職位類別
工作地區(qū)
請(qǐng)選擇工作地區(qū)
學(xué)歷要求
工作經(jīng)驗(yàn)
共為您找到 職位
  • 企

    高級(jí)數(shù)字IC設(shè)計(jì)工程師（馬...

    28-45萬 | 杭州市 | 碩士 | 1年以下

    發(fā)布于：2024-10-14 | 投遞后：10天內(nèi)反饋

    崗位要求：1、本科學(xué)歷八年以上相關(guān)經(jīng)驗(yàn)或研究生以上三年工作經(jīng)驗(yàn)；2、熟悉永磁同步電機(jī)基本原理，熟悉當(dāng)前電機(jī)控制的常用算法；3、熟悉電磁場(chǎng)理論，掌握自動(dòng)控制原理。4、熟練使用simu****的電機(jī)控制仿真5、熟悉數(shù)字電路，verilog語法和RTL設(shè)計(jì)方法；6、熟練掌握F...
  • 獵

    數(shù)字IC設(shè)計(jì)

    30-50萬 | 上海市 | 本科 | 5-10年

    發(fā)布于：2024-01-30 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)： 1、參與芯片架構(gòu)設(shè)計(jì)和SPEC制定。 2、負(fù)責(zé)數(shù)字電路設(shè)計(jì)，RTL編寫，仿真驗(yàn)證以及綜合等工作，并且完成相關(guān)文檔的撰寫。 3、參與芯片系統(tǒng)調(diào)試，后仿真，F(xiàn)PGA驗(yàn)證等工作。 4、與后端時(shí)序分析工程師、DFT工程師共同完成時(shí)序收斂工作。 5、參與芯片...
  • 企

    視頻IC設(shè)計(jì)工程師（工作地...

    面議 | 珠海市 | 本科 | 1-3年

    發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋

    職位要求：1、碩士 1年或本科三年以上的視頻圖像處理、或視頻編解碼方面規(guī)劃、設(shè)計(jì)、驗(yàn)證經(jīng)驗(yàn)；2、熟悉ASIC設(shè)計(jì)流程，具有視頻編解碼/視頻處理工作經(jīng)驗(yàn)者尤佳；3、熟悉 Verilog HDL, DC / PT / LEC / DFT / ATPG 工具的使用；4、熟悉C...
  • 企

    SOC設(shè)計(jì)工程師（ASIC...

    18-24萬 | 杭州市 | 本科 | 1-3年

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)：1、 按照給定的規(guī)格，負(fù)責(zé)制定模塊的設(shè)計(jì)文檔，按時(shí)保質(zhì)交付RTL代碼2、 負(fù)責(zé)所編寫模塊的測(cè)試向量生成，仿真驗(yàn)證及調(diào)試3、 負(fù)責(zé)交付制定IP模塊的時(shí)序約束及例外文件，負(fù)責(zé)制定模塊的網(wǎng)表實(shí)現(xiàn)流程，包括綜合，DFT，STA，F(xiàn)ormal， LVRC等4、 編寫架構(gòu)...
  • 企

    資深模擬IC設(shè)計(jì)工程師

    33-72萬 | 上海市 | 碩士 | 1-3年

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    Responsibilities:1.Design and verification high speed analog circuit for SerDes/DDR/USB2.Provide appropriate instruction to Layout engi...
  • 企

    資深I(lǐng)C設(shè)計(jì)與集成工程師（...

    18-24萬 | 廣東省 | 本科 | 3-5年

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    職位要求：1、本科5 年及以上IC工作經(jīng)驗(yàn)；2、熟悉 IC 設(shè)計(jì)流程；3、熟悉各種接口協(xié)議，對(duì)audio或video有了解優(yōu)先；4、NC verilog、Verdi、DC、PT、perl、unix、tcl 腳本語言。工作內(nèi)容：1、負(fù)責(zé)SOC 集成環(huán)境的開發(fā)和維護(hù)，SOC...
  • 企

    模擬/射頻IC設(shè)計(jì)工程師

    面議 | 上海 | 全日制統(tǒng)招本科 | 3年以上

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    Responsibilities:1、Responsible for the design of analog/RF circuit design and simulation; Supervise layout and self layout; Suppor...
  • 企

    數(shù)字ic設(shè)計(jì)工程師

    18-54萬 | 上海市 | 本科 | 1-3年

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    1. 負(fù)責(zé)復(fù)雜的數(shù)字邏輯設(shè)計(jì)，包括各種總線，usb/ddr controller， 或者其他通用數(shù)字IPs的設(shè)計(jì)；2. 與模擬團(tuán)隊(duì)合作，負(fù)責(zé)高速數(shù)?；旌显O(shè)計(jì)中的數(shù)字部分設(shè)計(jì);3. RTL coding, 包括模塊級(jí)，SoC頂層級(jí)中DFT/low power 設(shè)計(jì)，驗(yàn)證；...
  • 企

    高級(jí)SOC設(shè)計(jì)工程師（高級(jí)...

    30-36萬 | 杭州市 | 本科 | 3-5年

    發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)：1、 負(fù)責(zé)SOC系統(tǒng)控制層面的電路設(shè)計(jì)，如CMU，PMU， GPIO， IO， PAD等。2、 負(fù)責(zé)SoC系統(tǒng)芯片的架構(gòu)定義、IP集成、驗(yàn)證環(huán)境搭建、仿真和FPGA驗(yàn)證。3、 負(fù)責(zé)IP和SoC系統(tǒng)的綜合、DFT設(shè)計(jì)，完成與后端的交互。4、 負(fù)責(zé)FPGA和SoC...
  • 企

    數(shù)字IC設(shè)計(jì)工程師

    面議 | 上海市 | 本科 | 1年以下

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)：1. 參與制定芯片Spec，編寫Asic設(shè)計(jì)規(guī)格；2. 負(fù)責(zé)數(shù)字前端開發(fā)工作，包括RTL設(shè)計(jì)和驗(yàn)證、綜合、形式驗(yàn)證、時(shí)序分析，DFT/ATPG等工作，實(shí)現(xiàn)芯片功能、性能要求；3. 參加流片后的測(cè)試工作；4. 編寫設(shè)計(jì)實(shí)現(xiàn)文檔，驗(yàn)證和測(cè)試。崗位要求：1. 本科及...
  • 企

    基礎(chǔ)架構(gòu)部_IC設(shè)計(jì)工程師

    30-45萬 | 北京市 | 本科 | 1-3年

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    崗位職責(zé):-從事 IC設(shè)計(jì)3年以上- 熟悉SoC時(shí)鐘、復(fù)位設(shè)計(jì)- 熟悉PAD選型及規(guī)劃，了解FlipChip封裝，了解2.5D封裝尤佳- 熟悉SoC Low power設(shè)計(jì)和驗(yàn)證，包括多電源域設(shè)計(jì)、低功耗設(shè)計(jì)及優(yōu)化等- 熟悉AMBA AHB/AXI等常見片上總線的協(xié)議，...
  • 企

    模擬IC設(shè)計(jì)工程師

    面議 | 上海市 | 本科 | 1-3年

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)：1. 根據(jù)市場(chǎng)需求確定電路spec，負(fù)責(zé)模擬電路的設(shè)計(jì)和仿真；2. 負(fù)責(zé)與系統(tǒng)和數(shù)字電路設(shè)計(jì)工程師進(jìn)行接口定義和溝通；3. 負(fù)責(zé)指導(dǎo)版圖工程師實(shí)現(xiàn)模擬電路的版圖設(shè)計(jì)；4. 參與芯片流片后的測(cè)試工作；5. 撰寫相關(guān)設(shè)計(jì)文檔和設(shè)計(jì)資料。崗位要求：1. 本科及以上學(xué)...
  • 企

    高級(jí)ASIC設(shè)計(jì)工程師

    面議 | 長沙市 | 碩士 | 3-5年

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    崗位職責(zé)?與專用集成電路（ASIC）設(shè)計(jì)承包商一起合作設(shè)計(jì)、制造和測(cè)試醫(yī)療器件的ASIC。?定義ASIC參數(shù)，審查ASIC設(shè)計(jì)承包商的設(shè)計(jì)文件，為提高ASIC性能提出新設(shè)計(jì)創(chuàng)意。?具備實(shí)際操作ASIC測(cè)試的能力。任職要求?電子或電氣工程碩士，博士優(yōu)先錄用。?具有ASIC...
  • 企

    高級(jí)數(shù)字IC設(shè)計(jì)工程師

    26-62萬 | 上海市 | 本科 | 1-3年

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    1. Responsible for complex digital Idesign , such as bus matrix , USB/DDR controller, or other general IPs design;2. Co-work with analo...
  • 企

    IC設(shè)計(jì)軟件開發(fā)工程師

    面議 | 蘇州市 | 本科 | 1年以下

    發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋

    [工作范圍]1、開發(fā)集成電路設(shè)計(jì)中所需要的腳本2、開發(fā)集成電路設(shè)計(jì)所需要的In-House設(shè)計(jì)軟件。3、基于現(xiàn)有的設(shè)計(jì)環(huán)境做二次開發(fā)[基本要求]1. 學(xué)歷要求：計(jì)算機(jī)、電學(xué)相關(guān)專業(yè)重點(diǎn)大學(xué)本科或以上學(xué)歷，對(duì)集成電路開發(fā)有興趣 或微電子相關(guān)專業(yè)重點(diǎn)...
  • 企

    IC設(shè)計(jì)流程開發(fā)工程師

    8-17萬 | 蘇州市 | 本科 | 1-3年

    發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

    任職要求 1. 熟悉Digital/Analog/Mixed-Signal IC Design Flow或Library(StandardCell / IO / Memory) Characterization Flow2. 具備Skill、Perl/Python、T...
  • 企

    數(shù)字ASIC設(shè)計(jì)工程師

    18-54萬 | 上海市 | 本科 | 1-3年

    發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

    工作職責(zé):? 負(fù)責(zé)視頻顯示方面的數(shù)字ASIC設(shè)計(jì)工作；? 了解視頻基本處理，能夠依據(jù)算法和性能要求進(jìn)行數(shù)字模塊結(jié)構(gòu)設(shè)計(jì)；? 熟練使用verilog依據(jù)芯片性能要求進(jìn)行RTL設(shè)計(jì)；? 使用基本驗(yàn)證方法進(jìn)行各個(gè)階段驗(yàn)證和debug；? 協(xié)同其他部門同事進(jìn)行debug芯...
  • 企

    ASIC設(shè)計(jì)工程師（應(yīng)屆生...

    面議 | 上海-徐匯區(qū) | 碩士 | 1年以下

    發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

    職位要求：1.碩士及以上學(xué)歷；通訊、電子相關(guān)專業(yè)；有良好的英語聽說讀寫能力。2.有ASIC/FPGA設(shè)計(jì)經(jīng)驗(yàn)、熟悉驗(yàn)證流程、驗(yàn)證方法者優(yōu)先。3.有Ethernet、WIFI、網(wǎng)絡(luò)協(xié)議加速設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。4.有Modulator、DeModulator設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。工作...
  • 企

    數(shù)字IC設(shè)計(jì)工程師

    面議 | 北京-海淀區(qū) | 本科 | 1-3年

    發(fā)布于：2023-11-27 | 投遞后：10天內(nèi)反饋

    主要工作內(nèi)容與職責(zé)： 1.使用verilog編寫RTL級(jí)代碼，并完成仿真驗(yàn)證； 2.協(xié)助進(jìn)行數(shù)字模塊的芯片綜合，時(shí)序分析及后仿真； 3.協(xié)助搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證 4.完成模塊定義及文檔編寫； 任職要求： 1.電子工程...
  • 獵

    模擬IC設(shè)計(jì)工程師（成都）

    10-18萬 | 上海市 | 初中 | 1年以下

    發(fā)布于：2018-11-06 | 投遞后：10天內(nèi)反饋

    工作地點(diǎn)：成都 招聘企業(yè)：成都索成易半導(dǎo)體科技有限公司 “成都天府人才行動(dòng)”是由成都高新區(qū)主辦，成都人社局、經(jīng)發(fā)局、成都天府軟件園聯(lián)合承辦的政府引才行動(dòng) 注：本職位通過初篩的應(yīng)聘者可受邀參加天府人才行-北京；上海；深圳（三場(chǎng)）中高端人才專場(chǎng)招...