崗位職責(zé)：1.負(fù)責(zé)FPGA邏輯設(shè)計(jì)、仿真、綜合、時(shí)序分析及調(diào)試，完成FPGA模塊的設(shè)計(jì)與實(shí)現(xiàn)。2.根據(jù)項(xiàng)目需求，進(jìn)行接口設(shè)計(jì)、數(shù)據(jù)處理等FPGA開發(fā)工作。3.編寫和優(yōu)化RTL代碼（Verilog/VHDL），確保代碼的可讀性、可維護(hù)性和可重用性。4.參與硬件系統(tǒng)的集成與調(diào)試，解決FPGA與外圍電路的協(xié)同工作問題。5.負(fù)責(zé)FPGA與ARM的接口設(shè)計(jì)與調(diào)試。6.編寫設(shè)計(jì)文檔、測(cè)試報(bào)告、用戶手冊(cè)等技術(shù)文檔，維護(hù)和更新FPGA設(shè)計(jì)相關(guān)文檔。7.與硬件、軟件工程師協(xié)作，參與項(xiàng)目需求分析、技術(shù)方案制定及項(xiàng)目進(jìn)度跟蹤。任職資格：1. 教育背景：電子工程、通信工程、計(jì)算機(jī)科學(xué)、自動(dòng)化等相關(guān)專業(yè)本科及以上學(xué)歷。2.工作經(jīng)驗(yàn)：2年以上FPGA開發(fā)經(jīng)驗(yàn)，具備獨(dú)立完成FPGA設(shè)計(jì)開發(fā)的能力，有大規(guī)模FPGA項(xiàng)目經(jīng)驗(yàn)者優(yōu)先。3. 技術(shù)技能：①熟練掌握Verilog或VHDL硬件描述語(yǔ)言。②熟悉FPGA開發(fā)工具（如Xilinx Vivado等）及設(shè)計(jì)流程。③ 熟悉時(shí)序分析、跨時(shí)鐘域、資源優(yōu)化等FPGA設(shè)計(jì)關(guān)鍵技術(shù)。④具備良好的數(shù)字電路設(shè)計(jì)基礎(chǔ)，熟悉常見通信協(xié)議（如TDM、Ethernet、DDR、USB等）者優(yōu)先。4. 問題解決能力：具備較強(qiáng)的邏輯分析能力和問題解決能力，能夠獨(dú)立分析和解決FPGA設(shè)計(jì)中的復(fù)雜問題。5. 團(tuán)隊(duì)合作與溝通能力：具備良好的團(tuán)隊(duì)合作精神，能夠與團(tuán)隊(duì)成員有效溝通，推動(dòng)項(xiàng)目進(jìn)展。6. 加分項(xiàng)：① 有紫光同創(chuàng)FPGA開發(fā)經(jīng)驗(yàn)者優(yōu)先。②有ASIC設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。③熟悉高級(jí)綜合工具（如HLS）者優(yōu)先。④有FPGA原型驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。

湖南康通電子股份有限公司成立時(shí)間：2001年屬性：智能科技高新技術(shù)企業(yè)湖南名牌企業(yè)國(guó)家專精特新小巨人企業(yè)兩個(gè)階段性目標(biāo)：IPO+先進(jìn)技術(shù)產(chǎn)業(yè)園（2023年8月26日已封頂）三大階段：0-1（發(fā)明IP廣播、云廣播，成為公共廣播界隱形冠軍）、1-2（做成了應(yīng)急廣播，成為應(yīng)急廣播領(lǐng)域排頭兵）、2-3（單一信息時(shí)代廣播業(yè)務(wù)向時(shí)代多場(chǎng)景業(yè)務(wù)發(fā)展-智能科技）四大產(chǎn)業(yè)：智能視聽、智能物聯(lián)、智能裝備、智能健康五大文化：家文化、學(xué)校文化、軍隊(duì)文化、合伙人文化、奮斗者文化一群人，一個(gè)康通夢(mèng)，把康通打造成夢(mèng)想驅(qū)動(dòng)的可持續(xù)創(chuàng)新發(fā)展的事業(yè)大家庭。